forked from OERV-BSP/u-boot
Merge patch series "board: ti: k3-am65: covert last board to OF_UPSTREAM"
Bryan Brattlof <bb@ti.com> says: Hello Everyone! This small series converts TI's AM65x reference board to use CONFIG_OF_UPSTREAM and removes the unused device tree files from arch/arm/dts. Because it's the last board using a AM65x without enabling OF_UPSTREAM it allows us to also remove all the SoC FDT files as well and keep a single version of the SoC's DT files in the dts/upstream directory going forward. Link: https://lore.kernel.org/r/20241121-am65x-v1-0-fe87aff1b5fc@ti.com
This commit is contained in:
Tom Rini
@@ -1158,9 +1158,7 @@ dtb-$(CONFIG_STM32MP25X) += \
|
|||||||
stm32mp257f-ev1.dtb
|
stm32mp257f-ev1.dtb
|
||||||
|
|
||||||
dtb-$(CONFIG_SOC_K3_AM654) += \
|
dtb-$(CONFIG_SOC_K3_AM654) += \
|
||||||
k3-am654-base-board.dtb \
|
k3-am654-r5-base-board.dtb
|
||||||
k3-am654-r5-base-board.dtb \
|
|
||||||
k3-am654-icssg2.dtbo
|
|
||||||
|
|
||||||
dtb-$(CONFIG_SOC_K3_J721E) += k3-j721e-r5-common-proc-board.dtb \
|
dtb-$(CONFIG_SOC_K3_J721E) += k3-j721e-r5-common-proc-board.dtb \
|
||||||
k3-j7200-r5-common-proc-board.dtb \
|
k3-j7200-r5-common-proc-board.dtb \
|
||||||
|
|||||||
File diff suppressed because it is too large
Load Diff
@@ -1,440 +0,0 @@
|
|||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
/*
|
|
||||||
* Device Tree Source for AM6 SoC Family MCU Domain peripherals
|
|
||||||
*
|
|
||||||
* Copyright (C) 2016-2020 Texas Instruments Incorporated - https://www.ti.com/
|
|
||||||
*/
|
|
||||||
|
|
||||||
&cbass_mcu {
|
|
||||||
mcu_conf: scm-conf@40f00000 {
|
|
||||||
compatible = "syscon", "simple-mfd";
|
|
||||||
reg = <0x0 0x40f00000 0x0 0x20000>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <1>;
|
|
||||||
ranges = <0x0 0x0 0x40f00000 0x20000>;
|
|
||||||
|
|
||||||
phy_gmii_sel: phy@4040 {
|
|
||||||
compatible = "ti,am654-phy-gmii-sel";
|
|
||||||
reg = <0x4040 0x4>;
|
|
||||||
#phy-cells = <1>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
/* MCU_TIMERIO pad input CTRLMMR_MCU_TIMER*_CTRL registers */
|
|
||||||
mcu_timerio_input: pinctrl@40f04200 {
|
|
||||||
compatible = "pinctrl-single";
|
|
||||||
reg = <0x0 0x40f04200 0x0 0x10>;
|
|
||||||
#pinctrl-cells = <1>;
|
|
||||||
pinctrl-single,register-width = <32>;
|
|
||||||
pinctrl-single,function-mask = <0x00000101>;
|
|
||||||
};
|
|
||||||
|
|
||||||
/* MCU_TIMERIO pad output CTRLMMR_MCU_TIMERIO*_CTRL registers */
|
|
||||||
mcu_timerio_output: pinctrl@40f04280 {
|
|
||||||
compatible = "pinctrl-single";
|
|
||||||
reg = <0x0 0x40f04280 0x0 0x8>;
|
|
||||||
#pinctrl-cells = <1>;
|
|
||||||
pinctrl-single,register-width = <32>;
|
|
||||||
pinctrl-single,function-mask = <0x00000003>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_uart0: serial@40a00000 {
|
|
||||||
compatible = "ti,am654-uart";
|
|
||||||
reg = <0x00 0x40a00000 0x00 0x100>;
|
|
||||||
interrupts = <GIC_SPI 565 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clock-frequency = <96000000>;
|
|
||||||
current-speed = <115200>;
|
|
||||||
power-domains = <&k3_pds 149 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_ram: sram@41c00000 {
|
|
||||||
compatible = "mmio-sram";
|
|
||||||
reg = <0x00 0x41c00000 0x00 0x80000>;
|
|
||||||
ranges = <0x0 0x00 0x41c00000 0x80000>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_i2c0: i2c@40b00000 {
|
|
||||||
compatible = "ti,am654-i2c", "ti,omap4-i2c";
|
|
||||||
reg = <0x0 0x40b00000 0x0 0x100>;
|
|
||||||
interrupts = <GIC_SPI 564 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
clock-names = "fck";
|
|
||||||
clocks = <&k3_clks 114 1>;
|
|
||||||
power-domains = <&k3_pds 114 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_spi0: spi@40300000 {
|
|
||||||
compatible = "ti,am654-mcspi","ti,omap4-mcspi";
|
|
||||||
reg = <0x0 0x40300000 0x0 0x400>;
|
|
||||||
interrupts = <GIC_SPI 560 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 142 1>;
|
|
||||||
power-domains = <&k3_pds 142 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_spi1: spi@40310000 {
|
|
||||||
compatible = "ti,am654-mcspi","ti,omap4-mcspi";
|
|
||||||
reg = <0x0 0x40310000 0x0 0x400>;
|
|
||||||
interrupts = <GIC_SPI 561 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 143 1>;
|
|
||||||
power-domains = <&k3_pds 143 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_spi2: spi@40320000 {
|
|
||||||
compatible = "ti,am654-mcspi","ti,omap4-mcspi";
|
|
||||||
reg = <0x0 0x40320000 0x0 0x400>;
|
|
||||||
interrupts = <GIC_SPI 562 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 144 1>;
|
|
||||||
power-domains = <&k3_pds 144 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
tscadc0: tscadc@40200000 {
|
|
||||||
compatible = "ti,am654-tscadc", "ti,am3359-tscadc";
|
|
||||||
reg = <0x0 0x40200000 0x0 0x1000>;
|
|
||||||
interrupts = <GIC_SPI 580 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 0 2>;
|
|
||||||
assigned-clocks = <&k3_clks 0 2>;
|
|
||||||
assigned-clock-rates = <60000000>;
|
|
||||||
clock-names = "fck";
|
|
||||||
dmas = <&mcu_udmap 0x7100>,
|
|
||||||
<&mcu_udmap 0x7101 >;
|
|
||||||
dma-names = "fifo0", "fifo1";
|
|
||||||
status = "disabled";
|
|
||||||
|
|
||||||
adc {
|
|
||||||
#io-channel-cells = <1>;
|
|
||||||
compatible = "ti,am654-adc", "ti,am3359-adc";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
tscadc1: tscadc@40210000 {
|
|
||||||
compatible = "ti,am654-tscadc", "ti,am3359-tscadc";
|
|
||||||
reg = <0x0 0x40210000 0x0 0x1000>;
|
|
||||||
interrupts = <GIC_SPI 581 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 1 2>;
|
|
||||||
assigned-clocks = <&k3_clks 1 2>;
|
|
||||||
assigned-clock-rates = <60000000>;
|
|
||||||
clock-names = "fck";
|
|
||||||
dmas = <&mcu_udmap 0x7102>,
|
|
||||||
<&mcu_udmap 0x7103>;
|
|
||||||
dma-names = "fifo0", "fifo1";
|
|
||||||
status = "disabled";
|
|
||||||
|
|
||||||
adc {
|
|
||||||
#io-channel-cells = <1>;
|
|
||||||
compatible = "ti,am654-adc", "ti,am3359-adc";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
/*
|
|
||||||
* The MCU domain timer interrupts are routed only to the ESM module,
|
|
||||||
* and not currently available for Linux. The MCU domain timers are
|
|
||||||
* of limited use without interrupts, and likely reserved by the ESM.
|
|
||||||
*/
|
|
||||||
mcu_timer0: timer@40400000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40400000 0x00 0x400>;
|
|
||||||
clocks = <&k3_clks 35 0>;
|
|
||||||
clock-names = "fck";
|
|
||||||
power-domains = <&k3_pds 35 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_timer1: timer@40410000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40410000 0x00 0x400>;
|
|
||||||
clocks = <&k3_clks 36 0>;
|
|
||||||
clock-names = "fck";
|
|
||||||
power-domains = <&k3_pds 36 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_timer2: timer@40420000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40420000 0x00 0x400>;
|
|
||||||
clocks = <&k3_clks 37 0>;
|
|
||||||
clock-names = "fck";
|
|
||||||
power-domains = <&k3_pds 37 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_timer3: timer@40430000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40430000 0x00 0x400>;
|
|
||||||
clocks = <&k3_clks 38 0>;
|
|
||||||
clock-names = "fck";
|
|
||||||
power-domains = <&k3_pds 38 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_navss: bus@28380000 {
|
|
||||||
compatible = "simple-bus";
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
ranges = <0x00 0x28380000 0x00 0x28380000 0x00 0x03880000>;
|
|
||||||
dma-coherent;
|
|
||||||
dma-ranges;
|
|
||||||
|
|
||||||
ti,sci-dev-id = <119>;
|
|
||||||
|
|
||||||
mcu_ringacc: ringacc@2b800000 {
|
|
||||||
compatible = "ti,am654-navss-ringacc";
|
|
||||||
reg = <0x0 0x2b800000 0x0 0x400000>,
|
|
||||||
<0x0 0x2b000000 0x0 0x400000>,
|
|
||||||
<0x0 0x28590000 0x0 0x100>,
|
|
||||||
<0x0 0x2a500000 0x0 0x40000>,
|
|
||||||
<0x0 0x28440000 0x0 0x40000>;
|
|
||||||
reg-names = "rt", "fifos", "proxy_gcfg",
|
|
||||||
"proxy_target", "cfg";
|
|
||||||
ti,num-rings = <286>;
|
|
||||||
ti,sci-rm-range-gp-rings = <0x1>; /* GP ring range */
|
|
||||||
ti,sci = <&dmsc>;
|
|
||||||
ti,sci-dev-id = <195>;
|
|
||||||
msi-parent = <&inta_main_udmass>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_udmap: dma-controller@285c0000 {
|
|
||||||
compatible = "ti,am654-navss-mcu-udmap";
|
|
||||||
reg = <0x0 0x285c0000 0x0 0x100>,
|
|
||||||
<0x0 0x2a800000 0x0 0x40000>,
|
|
||||||
<0x0 0x2aa00000 0x0 0x40000>;
|
|
||||||
reg-names = "gcfg", "rchanrt", "tchanrt";
|
|
||||||
msi-parent = <&inta_main_udmass>;
|
|
||||||
#dma-cells = <1>;
|
|
||||||
|
|
||||||
ti,sci = <&dmsc>;
|
|
||||||
ti,sci-dev-id = <194>;
|
|
||||||
ti,ringacc = <&mcu_ringacc>;
|
|
||||||
|
|
||||||
ti,sci-rm-range-tchan = <0xf>, /* TX_HCHAN */
|
|
||||||
<0xd>; /* TX_CHAN */
|
|
||||||
ti,sci-rm-range-rchan = <0xb>, /* RX_HCHAN */
|
|
||||||
<0xa>; /* RX_CHAN */
|
|
||||||
ti,sci-rm-range-rflow = <0x0>; /* GP RFLOW */
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
secure_proxy_mcu: mailbox@2a480000 {
|
|
||||||
compatible = "ti,am654-secure-proxy";
|
|
||||||
#mbox-cells = <1>;
|
|
||||||
reg-names = "target_data", "rt", "scfg";
|
|
||||||
reg = <0x0 0x2a480000 0x0 0x80000>,
|
|
||||||
<0x0 0x2a380000 0x0 0x80000>,
|
|
||||||
<0x0 0x2a400000 0x0 0x80000>;
|
|
||||||
/*
|
|
||||||
* Marked Disabled:
|
|
||||||
* Node is incomplete as it is meant for bootloaders and
|
|
||||||
* firmware on non-MPU processors
|
|
||||||
*/
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
m_can0: can@40528000 {
|
|
||||||
compatible = "bosch,m_can";
|
|
||||||
reg = <0x0 0x40528000 0x0 0x400>,
|
|
||||||
<0x0 0x40500000 0x0 0x4400>;
|
|
||||||
reg-names = "m_can", "message_ram";
|
|
||||||
power-domains = <&k3_pds 102 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
clocks = <&k3_clks 102 5>, <&k3_clks 102 0>;
|
|
||||||
clock-names = "hclk", "cclk";
|
|
||||||
interrupt-parent = <&gic500>;
|
|
||||||
interrupts = <GIC_SPI 544 IRQ_TYPE_LEVEL_HIGH>,
|
|
||||||
<GIC_SPI 545 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
interrupt-names = "int0", "int1";
|
|
||||||
bosch,mram-cfg = <0x0 128 64 64 64 64 32 32>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
m_can1: can@40568000 {
|
|
||||||
compatible = "bosch,m_can";
|
|
||||||
reg = <0x0 0x40568000 0x0 0x400>,
|
|
||||||
<0x0 0x40540000 0x0 0x4400>;
|
|
||||||
reg-names = "m_can", "message_ram";
|
|
||||||
power-domains = <&k3_pds 103 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
clocks = <&k3_clks 103 5>, <&k3_clks 103 0>;
|
|
||||||
clock-names = "hclk", "cclk";
|
|
||||||
interrupt-parent = <&gic500>;
|
|
||||||
interrupts = <GIC_SPI 547 IRQ_TYPE_LEVEL_HIGH>,
|
|
||||||
<GIC_SPI 548 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
interrupt-names = "int0", "int1";
|
|
||||||
bosch,mram-cfg = <0x0 128 64 64 64 64 32 32>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
fss: bus@47000000 {
|
|
||||||
compatible = "simple-bus";
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
ranges;
|
|
||||||
|
|
||||||
ospi0: spi@47040000 {
|
|
||||||
compatible = "ti,am654-ospi", "cdns,qspi-nor";
|
|
||||||
reg = <0x0 0x47040000 0x0 0x100>,
|
|
||||||
<0x5 0x00000000 0x1 0x0000000>;
|
|
||||||
interrupts = <GIC_SPI 552 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
cdns,fifo-depth = <256>;
|
|
||||||
cdns,fifo-width = <4>;
|
|
||||||
cdns,trigger-address = <0x0>;
|
|
||||||
clocks = <&k3_clks 248 0>;
|
|
||||||
assigned-clocks = <&k3_clks 248 0>;
|
|
||||||
assigned-clock-parents = <&k3_clks 248 2>;
|
|
||||||
assigned-clock-rates = <166666666>;
|
|
||||||
power-domains = <&k3_pds 248 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
ospi1: spi@47050000 {
|
|
||||||
compatible = "ti,am654-ospi", "cdns,qspi-nor";
|
|
||||||
reg = <0x0 0x47050000 0x0 0x100>,
|
|
||||||
<0x7 0x00000000 0x1 0x00000000>;
|
|
||||||
interrupts = <GIC_SPI 553 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
cdns,fifo-depth = <256>;
|
|
||||||
cdns,fifo-width = <4>;
|
|
||||||
cdns,trigger-address = <0x0>;
|
|
||||||
clocks = <&k3_clks 249 6>;
|
|
||||||
power-domains = <&k3_pds 249 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_cpsw: ethernet@46000000 {
|
|
||||||
compatible = "ti,am654-cpsw-nuss";
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
reg = <0x0 0x46000000 0x0 0x200000>;
|
|
||||||
reg-names = "cpsw_nuss";
|
|
||||||
ranges = <0x0 0x0 0x0 0x46000000 0x0 0x200000>;
|
|
||||||
dma-coherent;
|
|
||||||
clocks = <&k3_clks 5 10>;
|
|
||||||
clock-names = "fck";
|
|
||||||
power-domains = <&k3_pds 5 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
|
|
||||||
dmas = <&mcu_udmap 0xf000>,
|
|
||||||
<&mcu_udmap 0xf001>,
|
|
||||||
<&mcu_udmap 0xf002>,
|
|
||||||
<&mcu_udmap 0xf003>,
|
|
||||||
<&mcu_udmap 0xf004>,
|
|
||||||
<&mcu_udmap 0xf005>,
|
|
||||||
<&mcu_udmap 0xf006>,
|
|
||||||
<&mcu_udmap 0xf007>,
|
|
||||||
<&mcu_udmap 0x7000>;
|
|
||||||
dma-names = "tx0", "tx1", "tx2", "tx3",
|
|
||||||
"tx4", "tx5", "tx6", "tx7",
|
|
||||||
"rx";
|
|
||||||
|
|
||||||
ethernet-ports {
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
|
|
||||||
cpsw_port1: port@1 {
|
|
||||||
reg = <1>;
|
|
||||||
ti,mac-only;
|
|
||||||
label = "port1";
|
|
||||||
ti,syscon-efuse = <&mcu_conf 0x200>;
|
|
||||||
phys = <&phy_gmii_sel 1>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
davinci_mdio: mdio@f00 {
|
|
||||||
compatible = "ti,cpsw-mdio","ti,davinci_mdio";
|
|
||||||
reg = <0x0 0xf00 0x0 0x100>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
clocks = <&k3_clks 5 10>;
|
|
||||||
clock-names = "fck";
|
|
||||||
bus_freq = <1000000>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
cpts@3d000 {
|
|
||||||
compatible = "ti,am65-cpts";
|
|
||||||
reg = <0x0 0x3d000 0x0 0x400>;
|
|
||||||
clocks = <&mcu_cpsw_cpts_mux>;
|
|
||||||
clock-names = "cpts";
|
|
||||||
interrupts-extended = <&gic500 GIC_SPI 570 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
interrupt-names = "cpts";
|
|
||||||
ti,cpts-ext-ts-inputs = <4>;
|
|
||||||
ti,cpts-periodic-outputs = <2>;
|
|
||||||
|
|
||||||
mcu_cpsw_cpts_mux: refclk-mux {
|
|
||||||
#clock-cells = <0>;
|
|
||||||
clocks = <&k3_clks 118 5>, <&k3_clks 118 11>,
|
|
||||||
<&k3_clks 118 6>, <&k3_clks 118 3>,
|
|
||||||
<&k3_clks 118 8>, <&k3_clks 118 14>,
|
|
||||||
<&k3_clks 120 3>, <&k3_clks 121 3>;
|
|
||||||
assigned-clocks = <&mcu_cpsw_cpts_mux>;
|
|
||||||
assigned-clock-parents = <&k3_clks 118 5>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0: r5fss@41000000 {
|
|
||||||
compatible = "ti,am654-r5fss";
|
|
||||||
ti,cluster-mode = <1>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <1>;
|
|
||||||
ranges = <0x41000000 0x00 0x41000000 0x20000>,
|
|
||||||
<0x41400000 0x00 0x41400000 0x20000>;
|
|
||||||
power-domains = <&k3_pds 129 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
|
|
||||||
mcu_r5fss0_core0: r5f@41000000 {
|
|
||||||
compatible = "ti,am654-r5f";
|
|
||||||
reg = <0x41000000 0x00008000>,
|
|
||||||
<0x41010000 0x00008000>;
|
|
||||||
reg-names = "atcm", "btcm";
|
|
||||||
ti,sci = <&dmsc>;
|
|
||||||
ti,sci-dev-id = <159>;
|
|
||||||
ti,sci-proc-ids = <0x01 0xff>;
|
|
||||||
resets = <&k3_reset 159 1>;
|
|
||||||
firmware-name = "am65x-mcu-r5f0_0-fw";
|
|
||||||
ti,atcm-enable = <1>;
|
|
||||||
ti,btcm-enable = <1>;
|
|
||||||
ti,loczrama = <1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core1: r5f@41400000 {
|
|
||||||
compatible = "ti,am654-r5f";
|
|
||||||
reg = <0x41400000 0x00008000>,
|
|
||||||
<0x41410000 0x00008000>;
|
|
||||||
reg-names = "atcm", "btcm";
|
|
||||||
ti,sci = <&dmsc>;
|
|
||||||
ti,sci-dev-id = <245>;
|
|
||||||
ti,sci-proc-ids = <0x02 0xff>;
|
|
||||||
resets = <&k3_reset 245 1>;
|
|
||||||
firmware-name = "am65x-mcu-r5f0_1-fw";
|
|
||||||
ti,atcm-enable = <1>;
|
|
||||||
ti,btcm-enable = <1>;
|
|
||||||
ti,loczrama = <1>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_rti1: watchdog@40610000 {
|
|
||||||
compatible = "ti,j7-rti-wdt";
|
|
||||||
reg = <0x0 0x40610000 0x0 0x100>;
|
|
||||||
clocks = <&k3_clks 135 0>;
|
|
||||||
power-domains = <&k3_pds 135 TI_SCI_PD_SHARED>;
|
|
||||||
assigned-clocks = <&k3_clks 135 0>;
|
|
||||||
assigned-clock-parents = <&k3_clks 135 4>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
@@ -1,105 +0,0 @@
|
|||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
/*
|
|
||||||
* Device Tree Source for AM6 SoC Family Wakeup Domain peripherals
|
|
||||||
*
|
|
||||||
* Copyright (C) 2016-2018 Texas Instruments Incorporated - https://www.ti.com/
|
|
||||||
*/
|
|
||||||
|
|
||||||
&cbass_wakeup {
|
|
||||||
dmsc: system-controller@44083000 {
|
|
||||||
compatible = "ti,am654-sci";
|
|
||||||
ti,host-id = <12>;
|
|
||||||
|
|
||||||
mbox-names = "rx", "tx";
|
|
||||||
|
|
||||||
mboxes = <&secure_proxy_main 11>,
|
|
||||||
<&secure_proxy_main 13>;
|
|
||||||
|
|
||||||
reg-names = "debug_messages";
|
|
||||||
reg = <0x44083000 0x1000>;
|
|
||||||
|
|
||||||
k3_pds: power-controller {
|
|
||||||
compatible = "ti,sci-pm-domain";
|
|
||||||
#power-domain-cells = <2>;
|
|
||||||
};
|
|
||||||
|
|
||||||
k3_clks: clock-controller {
|
|
||||||
compatible = "ti,k2g-sci-clk";
|
|
||||||
#clock-cells = <2>;
|
|
||||||
};
|
|
||||||
|
|
||||||
k3_reset: reset-controller {
|
|
||||||
compatible = "ti,sci-reset";
|
|
||||||
#reset-cells = <2>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
chipid@43000014 {
|
|
||||||
compatible = "ti,am654-chipid";
|
|
||||||
reg = <0x43000014 0x4>;
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_pmx0: pinctrl@4301c000 {
|
|
||||||
compatible = "pinctrl-single";
|
|
||||||
reg = <0x4301c000 0x118>;
|
|
||||||
#pinctrl-cells = <1>;
|
|
||||||
pinctrl-single,register-width = <32>;
|
|
||||||
pinctrl-single,function-mask = <0xffffffff>;
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_uart0: serial@42300000 {
|
|
||||||
compatible = "ti,am654-uart";
|
|
||||||
reg = <0x42300000 0x100>;
|
|
||||||
interrupts = <GIC_SPI 697 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clock-frequency = <48000000>;
|
|
||||||
current-speed = <115200>;
|
|
||||||
power-domains = <&k3_pds 150 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_i2c0: i2c@42120000 {
|
|
||||||
compatible = "ti,am654-i2c", "ti,omap4-i2c";
|
|
||||||
reg = <0x42120000 0x100>;
|
|
||||||
interrupts = <GIC_SPI 696 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
clock-names = "fck";
|
|
||||||
clocks = <&k3_clks 115 1>;
|
|
||||||
power-domains = <&k3_pds 115 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
intr_wkup_gpio: interrupt-controller@42200000 {
|
|
||||||
compatible = "ti,sci-intr";
|
|
||||||
reg = <0x42200000 0x200>;
|
|
||||||
ti,intr-trigger-type = <1>;
|
|
||||||
interrupt-controller;
|
|
||||||
interrupt-parent = <&gic500>;
|
|
||||||
#interrupt-cells = <1>;
|
|
||||||
ti,sci = <&dmsc>;
|
|
||||||
ti,sci-dev-id = <156>;
|
|
||||||
ti,interrupt-ranges = <0 712 16>;
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_gpio0: gpio@42110000 {
|
|
||||||
compatible = "ti,am654-gpio", "ti,keystone-gpio";
|
|
||||||
reg = <0x42110000 0x100>;
|
|
||||||
gpio-controller;
|
|
||||||
#gpio-cells = <2>;
|
|
||||||
interrupt-parent = <&intr_wkup_gpio>;
|
|
||||||
interrupts = <60>, <61>, <62>, <63>;
|
|
||||||
interrupt-controller;
|
|
||||||
#interrupt-cells = <2>;
|
|
||||||
ti,ngpio = <56>;
|
|
||||||
ti,davinci-gpio-unbanked = <0>;
|
|
||||||
clocks = <&k3_clks 59 0>;
|
|
||||||
clock-names = "gpio";
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_vtm0: temperature-sensor@42050000 {
|
|
||||||
compatible = "ti,am654-vtm";
|
|
||||||
reg = <0x42050000 0x25c>;
|
|
||||||
power-domains = <&k3_pds 80 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
#thermal-sensor-cells = <1>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
@@ -1,110 +0,0 @@
|
|||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
/*
|
|
||||||
* Device Tree Source for AM6 SoC Family
|
|
||||||
*
|
|
||||||
* Copyright (C) 2016-2018 Texas Instruments Incorporated - https://www.ti.com/
|
|
||||||
*/
|
|
||||||
|
|
||||||
#include <dt-bindings/gpio/gpio.h>
|
|
||||||
#include <dt-bindings/interrupt-controller/irq.h>
|
|
||||||
#include <dt-bindings/interrupt-controller/arm-gic.h>
|
|
||||||
#include <dt-bindings/soc/ti,sci_pm_domain.h>
|
|
||||||
|
|
||||||
#include "k3-pinctrl.h"
|
|
||||||
|
|
||||||
/ {
|
|
||||||
model = "Texas Instruments K3 AM654 SoC";
|
|
||||||
compatible = "ti,am654";
|
|
||||||
interrupt-parent = <&gic500>;
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
|
|
||||||
chosen { };
|
|
||||||
|
|
||||||
firmware {
|
|
||||||
optee {
|
|
||||||
compatible = "linaro,optee-tz";
|
|
||||||
method = "smc";
|
|
||||||
};
|
|
||||||
|
|
||||||
psci: psci {
|
|
||||||
compatible = "arm,psci-1.0";
|
|
||||||
method = "smc";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
a53_timer0: timer-cl0-cpu0 {
|
|
||||||
compatible = "arm,armv8-timer";
|
|
||||||
interrupts = <GIC_PPI 13 IRQ_TYPE_LEVEL_LOW>, /* cntpsirq */
|
|
||||||
<GIC_PPI 14 IRQ_TYPE_LEVEL_LOW>, /* cntpnsirq */
|
|
||||||
<GIC_PPI 11 IRQ_TYPE_LEVEL_LOW>, /* cntvirq */
|
|
||||||
<GIC_PPI 10 IRQ_TYPE_LEVEL_LOW>; /* cnthpirq */
|
|
||||||
};
|
|
||||||
|
|
||||||
pmu: pmu {
|
|
||||||
compatible = "arm,cortex-a53-pmu";
|
|
||||||
/* Recommendation from GIC500 TRM Table A.3 */
|
|
||||||
interrupts = <GIC_PPI 7 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
};
|
|
||||||
|
|
||||||
cbass_main: bus@100000 {
|
|
||||||
compatible = "simple-bus";
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
ranges = <0x00 0x00100000 0x00 0x00100000 0x00 0x00020000>, /* ctrl mmr */
|
|
||||||
<0x00 0x00600000 0x00 0x00600000 0x00 0x00001100>, /* GPIO */
|
|
||||||
<0x00 0x00900000 0x00 0x00900000 0x00 0x00012000>, /* serdes */
|
|
||||||
<0x00 0x01000000 0x00 0x01000000 0x00 0x0af02400>, /* Most peripherals */
|
|
||||||
<0x00 0x30800000 0x00 0x30800000 0x00 0x0bc00000>, /* MAIN NAVSS */
|
|
||||||
<0x00 0x70000000 0x00 0x70000000 0x00 0x00200000>, /* MSMC SRAM */
|
|
||||||
<0x00 0x10000000 0x00 0x10000000 0x00 0x10000000>, /* PCIe DAT */
|
|
||||||
/* MCUSS Range */
|
|
||||||
<0x00 0x28380000 0x00 0x28380000 0x00 0x03880000>,
|
|
||||||
<0x00 0x40200000 0x00 0x40200000 0x00 0x00900100>,
|
|
||||||
<0x00 0x40f00000 0x00 0x40f00000 0x00 0x00020000>, /* CTRL_MMR0 */
|
|
||||||
<0x00 0x41000000 0x00 0x41000000 0x00 0x00020000>,
|
|
||||||
<0x00 0x41400000 0x00 0x41400000 0x00 0x00020000>,
|
|
||||||
<0x00 0x41c00000 0x00 0x41c00000 0x00 0x00080000>,
|
|
||||||
<0x00 0x42040000 0x00 0x42040000 0x00 0x03ac2400>,
|
|
||||||
<0x00 0x45100000 0x00 0x45100000 0x00 0x00c24000>,
|
|
||||||
<0x00 0x46000000 0x00 0x46000000 0x00 0x00200000>,
|
|
||||||
<0x00 0x47000000 0x00 0x47000000 0x00 0x00068400>,
|
|
||||||
<0x00 0x50000000 0x00 0x50000000 0x00 0x8000000>,
|
|
||||||
<0x00 0x6f000000 0x00 0x6f000000 0x00 0x00310000>, /* A53 PERIPHBASE */
|
|
||||||
<0x00 0x70000000 0x00 0x70000000 0x00 0x200000>,
|
|
||||||
<0x05 0x00000000 0x05 0x00000000 0x01 0x0000000>,
|
|
||||||
<0x07 0x00000000 0x07 0x00000000 0x01 0x0000000>;
|
|
||||||
|
|
||||||
cbass_mcu: bus@28380000 {
|
|
||||||
compatible = "simple-bus";
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
ranges = <0x00 0x28380000 0x00 0x28380000 0x00 0x03880000>, /* MCU NAVSS*/
|
|
||||||
<0x00 0x40200000 0x00 0x40200000 0x00 0x00900100>, /* First peripheral window */
|
|
||||||
<0x00 0x40f00000 0x00 0x40f00000 0x00 0x00020000>, /* CTRL_MMR0 */
|
|
||||||
<0x00 0x41000000 0x00 0x41000000 0x00 0x00020000>, /* MCU R5F Core0 */
|
|
||||||
<0x00 0x41400000 0x00 0x41400000 0x00 0x00020000>, /* MCU R5F Core1 */
|
|
||||||
<0x00 0x41c00000 0x00 0x41c00000 0x00 0x00080000>, /* MCU SRAM */
|
|
||||||
<0x00 0x42040000 0x00 0x42040000 0x00 0x03ac2400>, /* WKUP */
|
|
||||||
<0x00 0x45100000 0x00 0x45100000 0x00 0x00c24000>, /* MMRs, remaining NAVSS */
|
|
||||||
<0x00 0x46000000 0x00 0x46000000 0x00 0x00200000>, /* CPSW */
|
|
||||||
<0x00 0x47000000 0x00 0x47000000 0x00 0x00068400>, /* OSPI space 1 */
|
|
||||||
<0x00 0x50000000 0x00 0x50000000 0x00 0x8000000>, /* FSS OSPI0 data region 1 */
|
|
||||||
<0x05 0x00000000 0x05 0x00000000 0x01 0x0000000>, /* FSS OSPI0 data region 3*/
|
|
||||||
<0x07 0x00000000 0x07 0x00000000 0x01 0x0000000>; /* FSS OSPI1 data region 3*/
|
|
||||||
|
|
||||||
cbass_wakeup: bus@42040000 {
|
|
||||||
compatible = "simple-bus";
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <1>;
|
|
||||||
/* WKUP Basic peripherals */
|
|
||||||
ranges = <0x42040000 0x00 0x42040000 0x03ac2400>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
/* Now include the peripherals for each bus segments */
|
|
||||||
#include "k3-am65-main.dtsi"
|
|
||||||
#include "k3-am65-mcu.dtsi"
|
|
||||||
#include "k3-am65-wakeup.dtsi"
|
|
||||||
@@ -1,630 +0,0 @@
|
|||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
/*
|
|
||||||
* Copyright (C) 2016-2020 Texas Instruments Incorporated - https://www.ti.com/
|
|
||||||
*/
|
|
||||||
|
|
||||||
/dts-v1/;
|
|
||||||
|
|
||||||
#include "k3-am654.dtsi"
|
|
||||||
#include <dt-bindings/input/input.h>
|
|
||||||
#include <dt-bindings/net/ti-dp83867.h>
|
|
||||||
|
|
||||||
/ {
|
|
||||||
compatible = "ti,am654-evm", "ti,am654";
|
|
||||||
model = "Texas Instruments AM654 Base Board";
|
|
||||||
|
|
||||||
aliases {
|
|
||||||
serial0 = &wkup_uart0;
|
|
||||||
serial1 = &mcu_uart0;
|
|
||||||
serial2 = &main_uart0;
|
|
||||||
i2c0 = &wkup_i2c0;
|
|
||||||
i2c1 = &mcu_i2c0;
|
|
||||||
i2c2 = &main_i2c0;
|
|
||||||
i2c3 = &main_i2c1;
|
|
||||||
i2c4 = &main_i2c2;
|
|
||||||
ethernet0 = &cpsw_port1;
|
|
||||||
mmc0 = &sdhci0;
|
|
||||||
mmc1 = &sdhci1;
|
|
||||||
};
|
|
||||||
|
|
||||||
chosen {
|
|
||||||
stdout-path = "serial2:115200n8";
|
|
||||||
};
|
|
||||||
|
|
||||||
memory@80000000 {
|
|
||||||
device_type = "memory";
|
|
||||||
/* 4G RAM */
|
|
||||||
reg = <0x00000000 0x80000000 0x00000000 0x80000000>,
|
|
||||||
<0x00000008 0x80000000 0x00000000 0x80000000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
reserved-memory {
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
ranges;
|
|
||||||
|
|
||||||
secure_ddr: secure-ddr@9e800000 {
|
|
||||||
reg = <0 0x9e800000 0 0x01800000>; /* for OP-TEE */
|
|
||||||
alignment = <0x1000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core0_dma_memory_region: r5f-dma-memory@a0000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0 0xa0000000 0 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core0_memory_region: r5f-memory@a0100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0 0xa0100000 0 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core1_dma_memory_region: r5f-dma-memory@a1000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0 0xa1000000 0 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core1_memory_region: r5f-memory@a1100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0 0xa1100000 0 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
rtos_ipc_memory_region: ipc-memories@a2000000 {
|
|
||||||
reg = <0x00 0xa2000000 0x00 0x00100000>;
|
|
||||||
alignment = <0x1000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
gpio-keys {
|
|
||||||
compatible = "gpio-keys";
|
|
||||||
autorepeat;
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&push_button_pins_default>;
|
|
||||||
|
|
||||||
switch-5 {
|
|
||||||
label = "GPIO Key USER1";
|
|
||||||
linux,code = <BTN_0>;
|
|
||||||
gpios = <&wkup_gpio0 24 GPIO_ACTIVE_LOW>;
|
|
||||||
};
|
|
||||||
|
|
||||||
switch-6 {
|
|
||||||
label = "GPIO Key USER2";
|
|
||||||
linux,code = <BTN_1>;
|
|
||||||
gpios = <&wkup_gpio0 27 GPIO_ACTIVE_LOW>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
evm_12v0: regulator-0 {
|
|
||||||
/* main supply */
|
|
||||||
compatible = "regulator-fixed";
|
|
||||||
regulator-name = "evm_12v0";
|
|
||||||
regulator-min-microvolt = <12000000>;
|
|
||||||
regulator-max-microvolt = <12000000>;
|
|
||||||
regulator-always-on;
|
|
||||||
regulator-boot-on;
|
|
||||||
};
|
|
||||||
|
|
||||||
vcc3v3_io: regulator-1 {
|
|
||||||
/* Output of TPS54334 */
|
|
||||||
compatible = "regulator-fixed";
|
|
||||||
regulator-name = "vcc3v3_io";
|
|
||||||
regulator-min-microvolt = <3300000>;
|
|
||||||
regulator-max-microvolt = <3300000>;
|
|
||||||
regulator-always-on;
|
|
||||||
regulator-boot-on;
|
|
||||||
vin-supply = <&evm_12v0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
vdd_mmc1_sd: regulator-2 {
|
|
||||||
compatible = "regulator-fixed";
|
|
||||||
regulator-name = "vdd_mmc1_sd";
|
|
||||||
regulator-min-microvolt = <3300000>;
|
|
||||||
regulator-max-microvolt = <3300000>;
|
|
||||||
regulator-boot-on;
|
|
||||||
enable-active-high;
|
|
||||||
vin-supply = <&vcc3v3_io>;
|
|
||||||
gpio = <&pca9554 4 GPIO_ACTIVE_HIGH>;
|
|
||||||
};
|
|
||||||
|
|
||||||
vtt_supply: regulator-3 {
|
|
||||||
compatible = "regulator-fixed";
|
|
||||||
regulator-name = "vtt";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&ddr_vtt_pins_default>;
|
|
||||||
regulator-min-microvolt = <3300000>;
|
|
||||||
regulator-max-microvolt = <3300000>;
|
|
||||||
enable-active-high;
|
|
||||||
regulator-always-on;
|
|
||||||
regulator-boot-on;
|
|
||||||
vin-supply = <&vcc3v3_io>;
|
|
||||||
gpio = <&wkup_gpio0 28 GPIO_ACTIVE_HIGH>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_pmx0 {
|
|
||||||
wkup_uart0_pins_default: wkup-uart0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_WKUP_IOPAD(0x00a0, PIN_INPUT, 0) /* (AB1) WKUP_UART0_RXD */
|
|
||||||
AM65X_WKUP_IOPAD(0x00a4, PIN_OUTPUT, 0) /* (AB5) WKUP_UART0_TXD */
|
|
||||||
AM65X_WKUP_IOPAD(0x00c8, PIN_INPUT, 1) /* (AC2) WKUP_GPIO0_6.WKUP_UART0_CTSn */
|
|
||||||
AM65X_WKUP_IOPAD(0x00cc, PIN_OUTPUT, 1) /* (AC1) WKUP_GPIO0_7.WKUP_UART0_RTSn */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
ddr_vtt_pins_default: ddr-vtt-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_WKUP_IOPAD(0x0040, PIN_OUTPUT_PULLUP, 7) /* WKUP_GPIO0_28 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_i2c0_pins_default: wkup-i2c0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_WKUP_IOPAD(0x00e0, PIN_INPUT, 0) /* (AC7) WKUP_I2C0_SCL */
|
|
||||||
AM65X_WKUP_IOPAD(0x00e4, PIN_INPUT, 0) /* (AD6) WKUP_I2C0_SDA */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
push_button_pins_default: push-button-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_WKUP_IOPAD(0x0030, PIN_INPUT, 7) /* (R5) WKUP_GPIO0_24 */
|
|
||||||
AM65X_WKUP_IOPAD(0x003c, PIN_INPUT, 7) /* (P2) WKUP_GPIO0_27 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_fss0_ospi0_pins_default: mcu-fss0-ospi0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_WKUP_IOPAD(0x0000, PIN_OUTPUT, 0) /* (V1) MCU_OSPI0_CLK */
|
|
||||||
AM65X_WKUP_IOPAD(0x0008, PIN_INPUT, 0) /* (U2) MCU_OSPI0_DQS */
|
|
||||||
AM65X_WKUP_IOPAD(0x000c, PIN_INPUT, 0) /* (U4) MCU_OSPI0_D0 */
|
|
||||||
AM65X_WKUP_IOPAD(0x0010, PIN_INPUT, 0) /* (U5) MCU_OSPI0_D1 */
|
|
||||||
AM65X_WKUP_IOPAD(0x0014, PIN_INPUT, 0) /* (T2) MCU_OSPI0_D2 */
|
|
||||||
AM65X_WKUP_IOPAD(0x0018, PIN_INPUT, 0) /* (T3) MCU_OSPI0_D3 */
|
|
||||||
AM65X_WKUP_IOPAD(0x001c, PIN_INPUT, 0) /* (T4) MCU_OSPI0_D4 */
|
|
||||||
AM65X_WKUP_IOPAD(0x0020, PIN_INPUT, 0) /* (T5) MCU_OSPI0_D5 */
|
|
||||||
AM65X_WKUP_IOPAD(0x0024, PIN_INPUT, 0) /* (R2) MCU_OSPI0_D6 */
|
|
||||||
AM65X_WKUP_IOPAD(0x0028, PIN_INPUT, 0) /* (R3) MCU_OSPI0_D7 */
|
|
||||||
AM65X_WKUP_IOPAD(0x002c, PIN_OUTPUT, 0) /* (R4) MCU_OSPI0_CSn0 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_pca554_default: wkup-pca554-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_WKUP_IOPAD(0x0034, PIN_INPUT, 7) /* (T1) MCU_OSPI1_CLK.WKUP_GPIO0_25 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_uart0_pins_default: mcu-uart0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_WKUP_IOPAD(0x0044, PIN_INPUT, 4) /* (P4) MCU_OSPI1_D1.MCU_UART0_RXD */
|
|
||||||
AM65X_WKUP_IOPAD(0x0048, PIN_OUTPUT, 4) /* (P5) MCU_OSPI1_D2.MCU_UART0_TXD */
|
|
||||||
AM65X_WKUP_IOPAD(0x004C, PIN_INPUT, 4) /* (P1) MCU_OSPI1_D3.MCU_UART0_CTSn */
|
|
||||||
AM65X_WKUP_IOPAD(0x0054, PIN_OUTPUT, 4) /* (N3) MCU_OSPI1_CSn1.MCU_UART0_RTSn */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_cpsw_pins_default: mcu-cpsw-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_WKUP_IOPAD(0x0058, PIN_OUTPUT, 0) /* (N4) MCU_RGMII1_TX_CTL */
|
|
||||||
AM65X_WKUP_IOPAD(0x005c, PIN_INPUT, 0) /* (N5) MCU_RGMII1_RX_CTL */
|
|
||||||
AM65X_WKUP_IOPAD(0x0060, PIN_OUTPUT, 0) /* (M2) MCU_RGMII1_TD3 */
|
|
||||||
AM65X_WKUP_IOPAD(0x0064, PIN_OUTPUT, 0) /* (M3) MCU_RGMII1_TD2 */
|
|
||||||
AM65X_WKUP_IOPAD(0x0068, PIN_OUTPUT, 0) /* (M4) MCU_RGMII1_TD1 */
|
|
||||||
AM65X_WKUP_IOPAD(0x006c, PIN_OUTPUT, 0) /* (M5) MCU_RGMII1_TD0 */
|
|
||||||
AM65X_WKUP_IOPAD(0x0078, PIN_INPUT, 0) /* (L2) MCU_RGMII1_RD3 */
|
|
||||||
AM65X_WKUP_IOPAD(0x007c, PIN_INPUT, 0) /* (L5) MCU_RGMII1_RD2 */
|
|
||||||
AM65X_WKUP_IOPAD(0x0080, PIN_INPUT, 0) /* (M6) MCU_RGMII1_RD1 */
|
|
||||||
AM65X_WKUP_IOPAD(0x0084, PIN_INPUT, 0) /* (L6) MCU_RGMII1_RD0 */
|
|
||||||
AM65X_WKUP_IOPAD(0x0070, PIN_OUTPUT, 0) /* (N1) MCU_RGMII1_TXC */
|
|
||||||
AM65X_WKUP_IOPAD(0x0074, PIN_INPUT, 0) /* (M1) MCU_RGMII1_RXC */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_mdio_pins_default: mcu-mdio1-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_WKUP_IOPAD(0x008c, PIN_OUTPUT, 0) /* (L1) MCU_MDIO0_MDC */
|
|
||||||
AM65X_WKUP_IOPAD(0x0088, PIN_INPUT, 0) /* (L4) MCU_MDIO0_MDIO */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_i2c0_pins_default: mcu-i2c0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_WKUP_IOPAD(0x00e8, PIN_INPUT, 0) /* (AD8) MCU_I2C0_SCL */
|
|
||||||
AM65X_WKUP_IOPAD(0x00ec, PIN_INPUT, 0) /* (AD7) MCU_I2C0_SDA */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_pmx0 {
|
|
||||||
main_uart0_pins_default: main-uart0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_IOPAD(0x01e4, PIN_INPUT, 0) /* (AF11) UART0_RXD */
|
|
||||||
AM65X_IOPAD(0x01e8, PIN_OUTPUT, 0) /* (AE11) UART0_TXD */
|
|
||||||
AM65X_IOPAD(0x01ec, PIN_INPUT, 0) /* (AG11) UART0_CTSn */
|
|
||||||
AM65X_IOPAD(0x01f0, PIN_OUTPUT, 0) /* (AD11) UART0_RTSn */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_i2c2_pins_default: main-i2c2-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_IOPAD(0x0074, PIN_INPUT, 5) /* (T27) GPMC0_CSn3.I2C2_SCL */
|
|
||||||
AM65X_IOPAD(0x0070, PIN_INPUT, 5) /* (R25) GPMC0_CSn2.I2C2_SDA */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_spi0_pins_default: main-spi0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_IOPAD(0x01c4, PIN_INPUT, 0) /* (AH13) SPI0_CLK */
|
|
||||||
AM65X_IOPAD(0x01c8, PIN_INPUT, 0) /* (AE13) SPI0_D0 */
|
|
||||||
AM65X_IOPAD(0x01cc, PIN_INPUT, 0) /* (AD13) SPI0_D1 */
|
|
||||||
AM65X_IOPAD(0x01bc, PIN_OUTPUT, 0) /* (AG13) SPI0_CS0 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_mmc0_pins_default: main-mmc0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_IOPAD(0x01a8, PIN_INPUT_PULLDOWN, 0) /* (B25) MMC0_CLK */
|
|
||||||
AM65X_IOPAD(0x01ac, PIN_INPUT_PULLUP, 0) /* (B27) MMC0_CMD */
|
|
||||||
AM65X_IOPAD(0x01a4, PIN_INPUT_PULLUP, 0) /* (A26) MMC0_DAT0 */
|
|
||||||
AM65X_IOPAD(0x01a0, PIN_INPUT_PULLUP, 0) /* (E25) MMC0_DAT1 */
|
|
||||||
AM65X_IOPAD(0x019c, PIN_INPUT_PULLUP, 0) /* (C26) MMC0_DAT2 */
|
|
||||||
AM65X_IOPAD(0x0198, PIN_INPUT_PULLUP, 0) /* (A25) MMC0_DAT3 */
|
|
||||||
AM65X_IOPAD(0x0194, PIN_INPUT_PULLUP, 0) /* (E24) MMC0_DAT4 */
|
|
||||||
AM65X_IOPAD(0x0190, PIN_INPUT_PULLUP, 0) /* (A24) MMC0_DAT5 */
|
|
||||||
AM65X_IOPAD(0x018c, PIN_INPUT_PULLUP, 0) /* (B26) MMC0_DAT6 */
|
|
||||||
AM65X_IOPAD(0x0188, PIN_INPUT_PULLUP, 0) /* (D25) MMC0_DAT7 */
|
|
||||||
AM65X_IOPAD(0x01b4, PIN_INPUT_PULLUP, 0) /* (A23) MMC0_SDCD */
|
|
||||||
AM65X_IOPAD(0x01b0, PIN_INPUT, 0) /* (C25) MMC0_DS */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_mmc1_pins_default: main-mmc1-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_IOPAD(0x02d4, PIN_INPUT_PULLDOWN, 0) /* (C27) MMC1_CLK */
|
|
||||||
AM65X_IOPAD(0x02d8, PIN_INPUT_PULLUP, 0) /* (C28) MMC1_CMD */
|
|
||||||
AM65X_IOPAD(0x02d0, PIN_INPUT_PULLUP, 0) /* (D28) MMC1_DAT0 */
|
|
||||||
AM65X_IOPAD(0x02cc, PIN_INPUT_PULLUP, 0) /* (E27) MMC1_DAT1 */
|
|
||||||
AM65X_IOPAD(0x02c8, PIN_INPUT_PULLUP, 0) /* (D26) MMC1_DAT2 */
|
|
||||||
AM65X_IOPAD(0x02c4, PIN_INPUT_PULLUP, 0) /* (D27) MMC1_DAT3 */
|
|
||||||
AM65X_IOPAD(0x02dc, PIN_INPUT_PULLUP, 0) /* (B24) MMC1_SDCD */
|
|
||||||
AM65X_IOPAD(0x02e0, PIN_INPUT, 0) /* (C24) MMC1_SDWP */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
usb1_pins_default: usb1-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_IOPAD(0x02c0, PIN_OUTPUT, 0) /* (AC8) USB1_DRVVBUS */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_pmx1 {
|
|
||||||
main_i2c0_pins_default: main-i2c0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_IOPAD(0x0000, PIN_INPUT, 0) /* (D20) I2C0_SCL */
|
|
||||||
AM65X_IOPAD(0x0004, PIN_INPUT, 0) /* (C21) I2C0_SDA */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_i2c1_pins_default: main-i2c1-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_IOPAD(0x0008, PIN_INPUT, 0) /* (B21) I2C1_SCL */
|
|
||||||
AM65X_IOPAD(0x000c, PIN_INPUT, 0) /* (E21) I2C1_SDA */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
ecap0_pins_default: ecap0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_IOPAD(0x0010, PIN_INPUT, 0) /* (D21) ECAP0_IN_APWM_OUT */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_uart0 {
|
|
||||||
/* Wakeup UART is used by System firmware */
|
|
||||||
status = "reserved";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&wkup_uart0_pins_default>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_uart0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_uart0_pins_default>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_uart0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_uart0_pins_default>;
|
|
||||||
power-domains = <&k3_pds 146 TI_SCI_PD_SHARED>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_i2c0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&wkup_i2c0_pins_default>;
|
|
||||||
clock-frequency = <400000>;
|
|
||||||
|
|
||||||
eeprom@50 {
|
|
||||||
/* AT24CM01 */
|
|
||||||
compatible = "atmel,24c1024";
|
|
||||||
reg = <0x50>;
|
|
||||||
};
|
|
||||||
|
|
||||||
vdd_mpu: regulator@60 {
|
|
||||||
compatible = "ti,tps62363";
|
|
||||||
reg = <0x60>;
|
|
||||||
regulator-name = "VDD_MPU";
|
|
||||||
regulator-min-microvolt = <500000>;
|
|
||||||
regulator-max-microvolt = <1770000>;
|
|
||||||
regulator-always-on;
|
|
||||||
regulator-boot-on;
|
|
||||||
ti,vsel0-state-high;
|
|
||||||
ti,vsel1-state-high;
|
|
||||||
ti,enable-vout-discharge;
|
|
||||||
};
|
|
||||||
|
|
||||||
gpio@38 {
|
|
||||||
compatible = "nxp,pca9554";
|
|
||||||
reg = <0x38>;
|
|
||||||
gpio-controller;
|
|
||||||
#gpio-cells = <2>;
|
|
||||||
};
|
|
||||||
|
|
||||||
pca9554: gpio@39 {
|
|
||||||
compatible = "nxp,pca9554";
|
|
||||||
reg = <0x39>;
|
|
||||||
gpio-controller;
|
|
||||||
#gpio-cells = <2>;
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&wkup_pca554_default>;
|
|
||||||
interrupt-parent = <&wkup_gpio0>;
|
|
||||||
interrupts = <25 IRQ_TYPE_EDGE_FALLING>;
|
|
||||||
interrupt-controller;
|
|
||||||
#interrupt-cells = <2>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_i2c0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_i2c0_pins_default>;
|
|
||||||
clock-frequency = <400000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_i2c0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_i2c0_pins_default>;
|
|
||||||
clock-frequency = <400000>;
|
|
||||||
|
|
||||||
pca9555: gpio@21 {
|
|
||||||
compatible = "nxp,pca9555";
|
|
||||||
reg = <0x21>;
|
|
||||||
gpio-controller;
|
|
||||||
#gpio-cells = <2>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_i2c1 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_i2c1_pins_default>;
|
|
||||||
clock-frequency = <400000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_i2c2 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_i2c2_pins_default>;
|
|
||||||
clock-frequency = <400000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&ecap0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&ecap0_pins_default>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_spi0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_spi0_pins_default>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
ti,pindir-d0-out-d1-in;
|
|
||||||
|
|
||||||
flash@0 {
|
|
||||||
compatible = "jedec,spi-nor";
|
|
||||||
reg = <0x0>;
|
|
||||||
spi-tx-bus-width = <1>;
|
|
||||||
spi-rx-bus-width = <1>;
|
|
||||||
spi-max-frequency = <48000000>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&sdhci0 {
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_mmc0_pins_default>;
|
|
||||||
bus-width = <8>;
|
|
||||||
non-removable;
|
|
||||||
ti,driver-strength-ohm = <50>;
|
|
||||||
disable-wp;
|
|
||||||
};
|
|
||||||
|
|
||||||
/*
|
|
||||||
* Because of erratas i2025 and i2026 for silicon revision 1.0, the
|
|
||||||
* SD card interface might fail. Boards with sr1.0 are recommended to
|
|
||||||
* disable sdhci1
|
|
||||||
*/
|
|
||||||
&sdhci1 {
|
|
||||||
vmmc-supply = <&vdd_mmc1_sd>;
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_mmc1_pins_default>;
|
|
||||||
ti,driver-strength-ohm = <50>;
|
|
||||||
disable-wp;
|
|
||||||
};
|
|
||||||
|
|
||||||
&usb1 {
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&usb1_pins_default>;
|
|
||||||
dr_mode = "otg";
|
|
||||||
};
|
|
||||||
|
|
||||||
&dwc3_0 {
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
&usb0_phy {
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
&tscadc0 {
|
|
||||||
status = "okay";
|
|
||||||
adc {
|
|
||||||
ti,adc-channels = <0 1 2 3 4 5 6 7>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&tscadc1 {
|
|
||||||
status = "okay";
|
|
||||||
adc {
|
|
||||||
ti,adc-channels = <0 1 2 3 4 5 6 7>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&serdes0 {
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
&serdes1 {
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
&mailbox0_cluster0 {
|
|
||||||
status = "okay";
|
|
||||||
interrupts = <436>;
|
|
||||||
|
|
||||||
mbox_mcu_r5fss0_core0: mbox-mcu-r5fss0-core0 {
|
|
||||||
ti,mbox-tx = <1 0 0>;
|
|
||||||
ti,mbox-rx = <0 0 0>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mailbox0_cluster1 {
|
|
||||||
status = "okay";
|
|
||||||
interrupts = <432>;
|
|
||||||
|
|
||||||
mbox_mcu_r5fss0_core1: mbox-mcu-r5fss0-core1 {
|
|
||||||
ti,mbox-tx = <1 0 0>;
|
|
||||||
ti,mbox-rx = <0 0 0>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_r5fss0_core0 {
|
|
||||||
memory-region = <&mcu_r5fss0_core0_dma_memory_region>,
|
|
||||||
<&mcu_r5fss0_core0_memory_region>;
|
|
||||||
mboxes = <&mailbox0_cluster0>, <&mbox_mcu_r5fss0_core0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_r5fss0_core1 {
|
|
||||||
memory-region = <&mcu_r5fss0_core1_dma_memory_region>,
|
|
||||||
<&mcu_r5fss0_core1_memory_region>;
|
|
||||||
mboxes = <&mailbox0_cluster1>, <&mbox_mcu_r5fss0_core1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&ospi0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_fss0_ospi0_pins_default>;
|
|
||||||
|
|
||||||
flash@0 {
|
|
||||||
compatible = "jedec,spi-nor";
|
|
||||||
reg = <0x0>;
|
|
||||||
spi-tx-bus-width = <8>;
|
|
||||||
spi-rx-bus-width = <8>;
|
|
||||||
spi-max-frequency = <25000000>;
|
|
||||||
cdns,tshsl-ns = <60>;
|
|
||||||
cdns,tsd2d-ns = <60>;
|
|
||||||
cdns,tchsh-ns = <60>;
|
|
||||||
cdns,tslch-ns = <60>;
|
|
||||||
cdns,read-delay = <0>;
|
|
||||||
|
|
||||||
partitions {
|
|
||||||
compatible = "fixed-partitions";
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <1>;
|
|
||||||
|
|
||||||
partition@0 {
|
|
||||||
label = "ospi.tiboot3";
|
|
||||||
reg = <0x0 0x80000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
partition@80000 {
|
|
||||||
label = "ospi.tispl";
|
|
||||||
reg = <0x80000 0x200000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
partition@280000 {
|
|
||||||
label = "ospi.u-boot";
|
|
||||||
reg = <0x280000 0x400000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
partition@680000 {
|
|
||||||
label = "ospi.env";
|
|
||||||
reg = <0x680000 0x20000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
partition@6a0000 {
|
|
||||||
label = "ospi.env.backup";
|
|
||||||
reg = <0x6a0000 0x20000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
partition@6c0000 {
|
|
||||||
label = "ospi.sysfw";
|
|
||||||
reg = <0x6c0000 0x100000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
partition@800000 {
|
|
||||||
label = "ospi.rootfs";
|
|
||||||
reg = <0x800000 0x37c0000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
partition@3fe0000 {
|
|
||||||
label = "ospi.phypattern";
|
|
||||||
reg = <0x3fe0000 0x20000>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_cpsw {
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_cpsw_pins_default>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&davinci_mdio {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_mdio_pins_default>;
|
|
||||||
|
|
||||||
phy0: ethernet-phy@0 {
|
|
||||||
reg = <0>;
|
|
||||||
ti,rx-internal-delay = <DP83867_RGMIIDCTL_2_00_NS>;
|
|
||||||
ti,fifo-depth = <DP83867_PHYCR_FIFO_DEPTH_4_B_NIB>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&cpsw_port1 {
|
|
||||||
phy-mode = "rgmii-rxid";
|
|
||||||
phy-handle = <&phy0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&dss {
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
@@ -1,145 +0,0 @@
|
|||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
/**
|
|
||||||
* DT overlay for enabling ICSSG2 on AM654 EVM
|
|
||||||
*
|
|
||||||
* Copyright (C) 2018-2023 Texas Instruments Incorporated - https://www.ti.com/
|
|
||||||
*/
|
|
||||||
|
|
||||||
/dts-v1/;
|
|
||||||
/plugin/;
|
|
||||||
|
|
||||||
#include <dt-bindings/net/ti-dp83867.h>
|
|
||||||
#include "k3-pinctrl.h"
|
|
||||||
|
|
||||||
&{/} {
|
|
||||||
aliases {
|
|
||||||
ethernet1 = "/icssg2-eth/ethernet-ports/port@0";
|
|
||||||
ethernet2 = "/icssg2-eth/ethernet-ports/port@1";
|
|
||||||
};
|
|
||||||
|
|
||||||
/* Ethernet node on PRU-ICSSG2 */
|
|
||||||
icssg2_eth: icssg2-eth {
|
|
||||||
compatible = "ti,am654-icssg-prueth";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&icssg2_rgmii_pins_default>;
|
|
||||||
sram = <&msmc_ram>;
|
|
||||||
ti,prus = <&pru2_0>, <&rtu2_0>, <&tx_pru2_0>,
|
|
||||||
<&pru2_1>, <&rtu2_1>, <&tx_pru2_1>;
|
|
||||||
firmware-name = "ti-pruss/am65x-sr2-pru0-prueth-fw.elf",
|
|
||||||
"ti-pruss/am65x-sr2-rtu0-prueth-fw.elf",
|
|
||||||
"ti-pruss/am65x-sr2-txpru0-prueth-fw.elf",
|
|
||||||
"ti-pruss/am65x-sr2-pru1-prueth-fw.elf",
|
|
||||||
"ti-pruss/am65x-sr2-rtu1-prueth-fw.elf",
|
|
||||||
"ti-pruss/am65x-sr2-txpru1-prueth-fw.elf";
|
|
||||||
|
|
||||||
ti,pruss-gp-mux-sel = <2>, /* MII mode */
|
|
||||||
<2>,
|
|
||||||
<2>,
|
|
||||||
<2>, /* MII mode */
|
|
||||||
<2>,
|
|
||||||
<2>;
|
|
||||||
|
|
||||||
ti,mii-g-rt = <&icssg2_mii_g_rt>;
|
|
||||||
ti,mii-rt = <&icssg2_mii_rt>;
|
|
||||||
ti,iep = <&icssg2_iep0>, <&icssg2_iep1>;
|
|
||||||
|
|
||||||
interrupt-parent = <&icssg2_intc>;
|
|
||||||
interrupts = <24 0 2>, <25 1 3>;
|
|
||||||
interrupt-names = "tx_ts0", "tx_ts1";
|
|
||||||
|
|
||||||
dmas = <&main_udmap 0xc300>, /* egress slice 0 */
|
|
||||||
<&main_udmap 0xc301>, /* egress slice 0 */
|
|
||||||
<&main_udmap 0xc302>, /* egress slice 0 */
|
|
||||||
<&main_udmap 0xc303>, /* egress slice 0 */
|
|
||||||
<&main_udmap 0xc304>, /* egress slice 1 */
|
|
||||||
<&main_udmap 0xc305>, /* egress slice 1 */
|
|
||||||
<&main_udmap 0xc306>, /* egress slice 1 */
|
|
||||||
<&main_udmap 0xc307>, /* egress slice 1 */
|
|
||||||
<&main_udmap 0x4300>, /* ingress slice 0 */
|
|
||||||
<&main_udmap 0x4301>; /* ingress slice 1 */
|
|
||||||
|
|
||||||
dma-names = "tx0-0", "tx0-1", "tx0-2", "tx0-3",
|
|
||||||
"tx1-0", "tx1-1", "tx1-2", "tx1-3",
|
|
||||||
"rx0", "rx1";
|
|
||||||
ethernet-ports {
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
icssg2_emac0: port@0 {
|
|
||||||
reg = <0>;
|
|
||||||
phy-handle = <&icssg2_phy0>;
|
|
||||||
phy-mode = "rgmii-id";
|
|
||||||
ti,syscon-rgmii-delay = <&scm_conf 0x4120>;
|
|
||||||
/* Filled in by bootloader */
|
|
||||||
local-mac-address = [00 00 00 00 00 00];
|
|
||||||
};
|
|
||||||
icssg2_emac1: port@1 {
|
|
||||||
reg = <1>;
|
|
||||||
phy-handle = <&icssg2_phy1>;
|
|
||||||
phy-mode = "rgmii-id";
|
|
||||||
ti,syscon-rgmii-delay = <&scm_conf 0x4124>;
|
|
||||||
/* Filled in by bootloader */
|
|
||||||
local-mac-address = [00 00 00 00 00 00];
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_pmx0 {
|
|
||||||
|
|
||||||
icssg2_mdio_pins_default: icssg2-mdio-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_IOPAD(0x0094, PIN_INPUT, 2) /* (AC19) PRG2_PRU0_GPO7.PRG2_MDIO0_MDIO */
|
|
||||||
AM65X_IOPAD(0x00c8, PIN_OUTPUT, 2) /* (AE15) PRG2_PRU1_GPO7.PRG2_MDIO0_MDC */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
icssg2_rgmii_pins_default: icssg2-rgmii-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
AM65X_IOPAD(0x00ac, PIN_INPUT, 2) /* (AH15) PRG2_PRU1_GPO0.PRG2_RGMII2_RD0 */
|
|
||||||
AM65X_IOPAD(0x00b0, PIN_INPUT, 2) /* (AC16) PRG2_PRU1_GPO1.PRG2_RGMII2_RD1 */
|
|
||||||
AM65X_IOPAD(0x00b4, PIN_INPUT, 2) /* (AD17) PRG2_PRU1_GPO2.PRG2_RGMII2_RD2 */
|
|
||||||
AM65X_IOPAD(0x00b8, PIN_INPUT, 2) /* (AH14) PRG2_PRU1_GPO3.PRG2_RGMII2_RD3 */
|
|
||||||
AM65X_IOPAD(0x00cc, PIN_OUTPUT, 2) /* (AD15) PRG2_PRU1_GPO8.PRG2_RGMII2_TD0 */
|
|
||||||
AM65X_IOPAD(0x00d0, PIN_OUTPUT, 2) /* (AF14) PRG2_PRU1_GPO9.PRG2_RGMII2_TD1 */
|
|
||||||
AM65X_IOPAD(0x00d4, PIN_OUTPUT, 2) /* (AC15) PRG2_PRU1_GPO10.PRG2_RGMII2_TD2 */
|
|
||||||
AM65X_IOPAD(0x00d8, PIN_OUTPUT, 2) /* (AD14) PRG2_PRU1_GPO11.PRG2_RGMII2_TD3 */
|
|
||||||
AM65X_IOPAD(0x00dc, PIN_INPUT, 2) /* (AE14) PRG2_PRU1_GPO16.PRG2_RGMII2_TXC */
|
|
||||||
AM65X_IOPAD(0x00c4, PIN_OUTPUT, 2) /* (AC17) PRG2_PRU1_GPO6.PRG2_RGMII2_TX_CTL */
|
|
||||||
AM65X_IOPAD(0x00c0, PIN_INPUT, 2) /* (AG15) PRG2_PRU1_GPO5.PRG2_RGMII2_RXC */
|
|
||||||
AM65X_IOPAD(0x00bc, PIN_INPUT, 2) /* (AG14) PRG2_PRU1_GPO4.PRG2_RGMII2_RX_CTL */
|
|
||||||
|
|
||||||
AM65X_IOPAD(0x0078, PIN_INPUT, 2) /* (AF18) PRG2_PRU0_GPO0.PRG2_RGMII1_RD0 */
|
|
||||||
AM65X_IOPAD(0x007c, PIN_INPUT, 2) /* (AE18) PRG2_PRU0_GPO1.PRG2_RGMII1_RD1 */
|
|
||||||
AM65X_IOPAD(0x0080, PIN_INPUT, 2) /* (AH17) PRG2_PRU0_GPO2.PRG2_RGMII1_RD2 */
|
|
||||||
AM65X_IOPAD(0x0084, PIN_INPUT, 2) /* (AG18) PRG2_PRU0_GPO3.PRG2_RGMII1_RD3 */
|
|
||||||
AM65X_IOPAD(0x0098, PIN_OUTPUT, 2) /* (AH16) PRG2_PRU0_GPO8.PRG2_RGMII1_TD0 */
|
|
||||||
AM65X_IOPAD(0x009c, PIN_OUTPUT, 2) /* (AG16) PRG2_PRU0_GPO9.PRG2_RGMII1_TD1 */
|
|
||||||
AM65X_IOPAD(0x00a0, PIN_OUTPUT, 2) /* (AF16) PRG2_PRU0_GPO10.PRG2_RGMII1_TD2 */
|
|
||||||
AM65X_IOPAD(0x00a4, PIN_OUTPUT, 2) /* (AE16) PRG2_PRU0_GPO11.PRG2_RGMII1_TD3 */
|
|
||||||
AM65X_IOPAD(0x00a8, PIN_INPUT, 2) /* (AD16) PRG2_PRU0_GPO16.PRG2_RGMII1_TXC */
|
|
||||||
AM65X_IOPAD(0x0090, PIN_OUTPUT, 2) /* (AE17) PRG2_PRU0_GPO6.PRG2_RGMII1_TX_CTL */
|
|
||||||
AM65X_IOPAD(0x008c, PIN_INPUT, 2) /* (AF17) PRG2_PRU0_GPO5.PRG2_RGMII1_RXC */
|
|
||||||
AM65X_IOPAD(0x0088, PIN_INPUT, 2) /* (AG17) PRG2_PRU0_GPO4.PRG2_RGMII1_RX_CTL */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&icssg2_mdio {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&icssg2_mdio_pins_default>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
|
|
||||||
icssg2_phy0: ethernet-phy@0 {
|
|
||||||
reg = <0>;
|
|
||||||
ti,rx-internal-delay = <DP83867_RGMIIDCTL_2_00_NS>;
|
|
||||||
ti,fifo-depth = <DP83867_PHYCR_FIFO_DEPTH_4_B_NIB>;
|
|
||||||
};
|
|
||||||
|
|
||||||
icssg2_phy1: ethernet-phy@3 {
|
|
||||||
reg = <3>;
|
|
||||||
ti,rx-internal-delay = <DP83867_RGMIIDCTL_2_00_NS>;
|
|
||||||
ti,fifo-depth = <DP83867_PHYCR_FIFO_DEPTH_4_B_NIB>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
@@ -1,45 +0,0 @@
|
|||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
|
|
||||||
#include <dt-bindings/thermal/thermal.h>
|
|
||||||
|
|
||||||
mpu0_thermal: mpu0-thermal {
|
|
||||||
polling-delay-passive = <250>; /* milliseconds */
|
|
||||||
polling-delay = <500>; /* milliseconds */
|
|
||||||
thermal-sensors = <&wkup_vtm0 0>;
|
|
||||||
|
|
||||||
trips {
|
|
||||||
mpu0_crit: mpu0-crit {
|
|
||||||
temperature = <125000>; /* milliCelsius */
|
|
||||||
hysteresis = <2000>; /* milliCelsius */
|
|
||||||
type = "critical";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
mpu1_thermal: mpu1-thermal {
|
|
||||||
polling-delay-passive = <250>; /* milliseconds */
|
|
||||||
polling-delay = <500>; /* milliseconds */
|
|
||||||
thermal-sensors = <&wkup_vtm0 1>;
|
|
||||||
|
|
||||||
trips {
|
|
||||||
mpu1_crit: mpu1-crit {
|
|
||||||
temperature = <125000>; /* milliCelsius */
|
|
||||||
hysteresis = <2000>; /* milliCelsius */
|
|
||||||
type = "critical";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_thermal: mcu-thermal {
|
|
||||||
polling-delay-passive = <250>; /* milliseconds */
|
|
||||||
polling-delay = <500>; /* milliseconds */
|
|
||||||
thermal-sensors = <&wkup_vtm0 2>;
|
|
||||||
|
|
||||||
trips {
|
|
||||||
mcu_crit: mcu-crit {
|
|
||||||
temperature = <125000>; /* milliCelsius */
|
|
||||||
hysteresis = <2000>; /* milliCelsius */
|
|
||||||
type = "critical";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
@@ -1,122 +0,0 @@
|
|||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
/*
|
|
||||||
* Device Tree Source for AM6 SoC family in Quad core configuration
|
|
||||||
*
|
|
||||||
* Copyright (C) 2016-2018 Texas Instruments Incorporated - https://www.ti.com/
|
|
||||||
*/
|
|
||||||
|
|
||||||
#include "k3-am65.dtsi"
|
|
||||||
|
|
||||||
/ {
|
|
||||||
cpus {
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
cpu-map {
|
|
||||||
cluster0: cluster0 {
|
|
||||||
core0 {
|
|
||||||
cpu = <&cpu0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
core1 {
|
|
||||||
cpu = <&cpu1>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
cluster1: cluster1 {
|
|
||||||
core0 {
|
|
||||||
cpu = <&cpu2>;
|
|
||||||
};
|
|
||||||
|
|
||||||
core1 {
|
|
||||||
cpu = <&cpu3>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
cpu0: cpu@0 {
|
|
||||||
compatible = "arm,cortex-a53";
|
|
||||||
reg = <0x000>;
|
|
||||||
device_type = "cpu";
|
|
||||||
enable-method = "psci";
|
|
||||||
i-cache-size = <0x8000>;
|
|
||||||
i-cache-line-size = <64>;
|
|
||||||
i-cache-sets = <256>;
|
|
||||||
d-cache-size = <0x8000>;
|
|
||||||
d-cache-line-size = <64>;
|
|
||||||
d-cache-sets = <128>;
|
|
||||||
next-level-cache = <&L2_0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
cpu1: cpu@1 {
|
|
||||||
compatible = "arm,cortex-a53";
|
|
||||||
reg = <0x001>;
|
|
||||||
device_type = "cpu";
|
|
||||||
enable-method = "psci";
|
|
||||||
i-cache-size = <0x8000>;
|
|
||||||
i-cache-line-size = <64>;
|
|
||||||
i-cache-sets = <256>;
|
|
||||||
d-cache-size = <0x8000>;
|
|
||||||
d-cache-line-size = <64>;
|
|
||||||
d-cache-sets = <128>;
|
|
||||||
next-level-cache = <&L2_0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
cpu2: cpu@100 {
|
|
||||||
compatible = "arm,cortex-a53";
|
|
||||||
reg = <0x100>;
|
|
||||||
device_type = "cpu";
|
|
||||||
enable-method = "psci";
|
|
||||||
i-cache-size = <0x8000>;
|
|
||||||
i-cache-line-size = <64>;
|
|
||||||
i-cache-sets = <256>;
|
|
||||||
d-cache-size = <0x8000>;
|
|
||||||
d-cache-line-size = <64>;
|
|
||||||
d-cache-sets = <128>;
|
|
||||||
next-level-cache = <&L2_1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
cpu3: cpu@101 {
|
|
||||||
compatible = "arm,cortex-a53";
|
|
||||||
reg = <0x101>;
|
|
||||||
device_type = "cpu";
|
|
||||||
enable-method = "psci";
|
|
||||||
i-cache-size = <0x8000>;
|
|
||||||
i-cache-line-size = <64>;
|
|
||||||
i-cache-sets = <256>;
|
|
||||||
d-cache-size = <0x8000>;
|
|
||||||
d-cache-line-size = <64>;
|
|
||||||
d-cache-sets = <128>;
|
|
||||||
next-level-cache = <&L2_1>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
L2_0: l2-cache0 {
|
|
||||||
compatible = "cache";
|
|
||||||
cache-level = <2>;
|
|
||||||
cache-unified;
|
|
||||||
cache-size = <0x80000>;
|
|
||||||
cache-line-size = <64>;
|
|
||||||
cache-sets = <512>;
|
|
||||||
next-level-cache = <&msmc_l3>;
|
|
||||||
};
|
|
||||||
|
|
||||||
L2_1: l2-cache1 {
|
|
||||||
compatible = "cache";
|
|
||||||
cache-level = <2>;
|
|
||||||
cache-unified;
|
|
||||||
cache-size = <0x80000>;
|
|
||||||
cache-line-size = <64>;
|
|
||||||
cache-sets = <512>;
|
|
||||||
next-level-cache = <&msmc_l3>;
|
|
||||||
};
|
|
||||||
|
|
||||||
msmc_l3: l3-cache0 {
|
|
||||||
compatible = "cache";
|
|
||||||
cache-level = <3>;
|
|
||||||
cache-unified;
|
|
||||||
};
|
|
||||||
|
|
||||||
thermal_zones: thermal-zones {
|
|
||||||
#include "k3-am654-industrial-thermal.dtsi"
|
|
||||||
};
|
|
||||||
};
|
|
||||||
@@ -95,10 +95,10 @@
|
|||||||
|
|
||||||
#ifdef CONFIG_TARGET_AM654_A53_EVM
|
#ifdef CONFIG_TARGET_AM654_A53_EVM
|
||||||
|
|
||||||
#define SPL_AM654_EVM_DTB "spl/dts/k3-am654-base-board.dtb"
|
#define SPL_AM654_EVM_DTB "spl/dts/ti/k3-am654-base-board.dtb"
|
||||||
#define AM654_EVM_DTB "u-boot.dtb"
|
#define AM654_EVM_DTB "u-boot.dtb"
|
||||||
|
|
||||||
#define AM654_EVM_ICSSG2_DTBO "arch/arm/dts/k3-am654-icssg2.dtbo"
|
#define AM654_EVM_ICSSG2_DTBO "ti/k3-am654-icssg2.dtbo"
|
||||||
|
|
||||||
&binman {
|
&binman {
|
||||||
ti-spl {
|
ti-spl {
|
||||||
|
|||||||
@@ -16,6 +16,7 @@ config TARGET_AM654_A53_EVM
|
|||||||
select BOARD_LATE_INIT
|
select BOARD_LATE_INIT
|
||||||
select BINMAN
|
select BINMAN
|
||||||
imply TI_I2C_BOARD_DETECT
|
imply TI_I2C_BOARD_DETECT
|
||||||
|
select OF_UPSTREAM
|
||||||
|
|
||||||
config TARGET_AM654_R5_EVM
|
config TARGET_AM654_R5_EVM
|
||||||
bool "TI K3 based AM654 EVM running on R5"
|
bool "TI K3 based AM654 EVM running on R5"
|
||||||
|
|||||||
@@ -14,7 +14,7 @@ CONFIG_ENV_SIZE=0x20000
|
|||||||
CONFIG_ENV_OFFSET=0x680000
|
CONFIG_ENV_OFFSET=0x680000
|
||||||
CONFIG_DM_GPIO=y
|
CONFIG_DM_GPIO=y
|
||||||
CONFIG_SPL_DM_SPI=y
|
CONFIG_SPL_DM_SPI=y
|
||||||
CONFIG_DEFAULT_DEVICE_TREE="k3-am654-base-board"
|
CONFIG_DEFAULT_DEVICE_TREE="ti/k3-am654-base-board"
|
||||||
CONFIG_DM_RESET=y
|
CONFIG_DM_RESET=y
|
||||||
CONFIG_SPL_MMC=y
|
CONFIG_SPL_MMC=y
|
||||||
CONFIG_SPL_SERIAL=y
|
CONFIG_SPL_SERIAL=y
|
||||||
@@ -76,6 +76,7 @@ CONFIG_CMD_UBI=y
|
|||||||
# CONFIG_ISO_PARTITION is not set
|
# CONFIG_ISO_PARTITION is not set
|
||||||
CONFIG_OF_CONTROL=y
|
CONFIG_OF_CONTROL=y
|
||||||
CONFIG_SPL_OF_CONTROL=y
|
CONFIG_SPL_OF_CONTROL=y
|
||||||
|
CONFIG_OF_OVERLAY_LIST="ti/k3-am654-icssg2"
|
||||||
CONFIG_SPL_MULTI_DTB_FIT=y
|
CONFIG_SPL_MULTI_DTB_FIT=y
|
||||||
CONFIG_SPL_MULTI_DTB_FIT_NO_COMPRESSION=y
|
CONFIG_SPL_MULTI_DTB_FIT_NO_COMPRESSION=y
|
||||||
CONFIG_ENV_OVERWRITE=y
|
CONFIG_ENV_OVERWRITE=y
|
||||||
|
|||||||
Reference in New Issue
Block a user